Ketika Joint Test Action Group (JTAG) ISP Clock (TCK) dijalankan pada frekuensi tinggi (1 hingga 10 MHz), waktu yang diperlukan untuk memindahkan data dan mengatasi informasi ke perangkat menjadi dapat diabaikan dibandingkan dengan waktu pulsa pemrograman untuk sel memori.
Saat memprogram beberapa perangkat dalam rantai JTAG, pemrograman bersamaan memungkinkan pulsa pemrograman untuk setiap perangkat diterapkan secara bersamaan. Dengan demikian, pemrograman bersamaan ini memungkinkan waktu pemrograman berkurang secara signifikan.
Ketika TCK berjalan pada frekuensi rendah (~100 kHz), waktu yang diperlukan untuk memindahkan data dan menangani informasi ke perangkat menjadi dominan dibandingkan dengan waktu pulsa pemrograman untuk sel memori. Dengan demikian pada frekuensi yang lebih rendah ini, pemrograman bersamaan memiliki manfaat yang dapat diabaikan.
Altera mendukung pemrograman bersamaan saat menggunakan file Serial Vector Format (.svf), file Jam™ (.jam), dan file Jam Byte-Code (.jbc). Format file ini secara otomatis menggunakan pemrograman bersamaan kapan pun lebih dari satu perangkat, yang ditargetkan untuk rangkaian yang sama.
Untuk informasi lebih lanjut, lihat Panduan Keterprograman Dalam Sistem untuk Perangkat MAX II (PDF)Dan AN 100: Panduan Keterprograman Dalam Sistem (PDF).