Opsi Kontroler Memori Keras Arria V dan Cyclone V Mungkin Tidak Berfungsi dengan Benar untuk Antarmuka dengan 2 Pilihan Chip

Masalah ini memengaruhi DDR2 dan DDR3, LPDDR2, QDR II, dan RLDRAM Produk II.

Pada perangkat V Arria dan Cyclone V, opsi kontroler memori keras untuk pembaruan pengguna, pembaruan mandiri, atau pemadaman listrik dalam mungkin tidak berfungsi dengan benar untuk antarmuka dengan dua pilihan chip. Masalah ini mungkin menyebabkan simulasi macet, dan dalam beberapa kasus dapat mengakibatkan perangkat keras Kegagalan.

Solusi untuk masalah ini adalah mengedit berkas altera_mem_if_hard_memory_controller_top_arriav.sv RTL (untuk desain V Arria) atau altera_mem_if_hard_memory_controller_top_cyclonev.sv (untuk Cyclone V), dan ubah baris berikut:

.localrefreshchip ( local_refresh_chip ), .localdeeppowerdnreq ( local_deep_powerdn_req ), .localdeeppowerdnchip ( local_deep_powerdn_chip ), .localselfrfshreq ( local_self_rfsh_req ), .localselfrfshchip ( local_self_rfsh_chip ),�

Untuk:

.localrefreshchip ( local_refresh_chip_wire ), .localdeeppowerdnreq ( local_deep_powerdn_req ), .localdeeppowerdnchip ( local_deep_powerdn_chip_wire ), .localselfrfshreq ( local_self_rfsh_req ), .localselfrfshchip ( local_self_rfsh_chip_wire ),�

Masalah ini akan diperbaiki di versi mendatang.