ID Artikel: 000080244 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 29/09/2014

Galat VHDL "Error: Unknown formal identifier pll_slf_rst" dan Galat Verilog "Error: Unresolved defparam reference to pll_slf_rst" dihasilkan ketika simulasi ACDS 13.1 memperbarui 3 desain

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Setelah menginstal versi Altera® Complete Design Suite 13.1 memperbarui 3, Anda mungkin melihat pesan galat saat mensimulasikan desain menargetkan perangkat V, Cyclone® V, atau Stratix® V Arria® dengan Altera IP PLL dengan perangkat lunak Mentor Graphics® ModelSim-Altera®. Tje pesan galat untuk pengguna VHDL adalah:

    Error: Unknown formal identifier “pll_slf_rst”

    Pesan galat untuk pengguna Verilog adalah:

    Error: Unresolved defparam reference to “pll_slf_rst”
    Resolusi

    Masalah ini telah diperbaiki dalam rilis perangkat lunak Quartus® II versi 14.0.

    Untuk menghilangkan kesalahan dalam rilis perangkat lunak Quartus II versi 13.1 pembaruan 3, kompilasi file berikut ke lokal direktori pustaka, dan petakan pustaka altera_lnsim dan a ltera_lnsim_ver ke direktori pustaka lokal:

    • quartus\eda\sim_lib\altera_lnsim.sv
    • quartus\eda\sim_lib\altera_lnsim_components.vhd (VHDL hanya)

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Arria® V FPGA dan SoC FPGA
    Stratix® V FPGA
    Cyclone® V FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.