ID Artikel: 000080267 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 15/12/2015

Galat: **_emif_a10_hps_0: Frekuensi clock referensi PLL sebesar 25,0 MHz tidak valid. Pilih nilai lain, atau aktifkan opsi untuk menggunakan nilai yang disarankan.

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Pesan galat muncul karena pengaturan clock referensi PLL tidak memenuhi persyaratan I/O PLL. Untuk detail lebih lanjut, lihat erratum New Restrictions on I/O PLL Configuration yang diberlakukan pada 15.1 untuk Arria 10 EMIF IP

 

Resolusi

Anda harus menerapkan pengaturan frekuensi clock referensi PLL yang lebih tinggi untuk memenuhi performa I/O PLL.

Produk Terkait

Artikel ini berlaku untuk 3 produk

Intel® Arria® 10 GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.