Mengapa Register Input Cepat, Register Output Cepat atau Output Cepat Memungkinkan penugasan Register diabaikan saat mengaktifkan SignalTap II Logic Analyzer dalam desain saya?

Ketika SignalTap™ II Logic Analyzer disertakan dalam suatu desain, sinyal kontrol register dapat dipromosikan ke jaringan global oleh perangkat lunak Quartus® II. Mendaftar dengan sinyal kontrol pada jaringan global tidak dapat dikemas ke dalam elemen I/O. Jika register dengan Register Input Cepat, Register Output Cepat, atau Penetapan Register Berkemampuan Output Cepat tidak dapat dikemas ke dalam elemen I/O, pesan peringatan berikut akan dihasilkan:

Warning: Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.

Untuk mengatasi masalah ini, cegah sinyal kontrol dipromosikan ke sinyal global dengan mengikuti langkah-langkah berikut:

1. Buka Editor Tugas dari menu Tugas .
2. Buat tugas baru dengan mengklik <> pada bilah Filter.
3. Masukkan nama sinyal kontrol dengan mengetiknya di bidang Kepada atau dengan mengklik dua kali dan menggunakan alat Pencari Node.
4. Pilih Sinyal Global di bidang Nama Penugasan.
5. Pilih Mati di bidang Nilai.