ID Artikel: 000080351 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 02/04/2020

Mengapa ROM Fmax dari rangkaian perangkat Intel Stratix 10 dilaporkan oleh Timing Analyzer berbeda dari lembar data?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di perangkat lunak Intel® Quartus® Prime Edisi Pro versi 19.4 dan sebelumnya, Ringkasan ROM Fmax in Compilation Report > Timing Analyzer > Model Slow 900mV 100C > Fmax Summary berbeda dari Intel® Stratix® 10 Device Datasheet.

    Misalnya, di halaman Intel® Stratix® 10 Lembar Data Perangkat34, Spesifikasi Performa Blok Memori Tabel 31 untuk Intel Stratix 10 Perangkat menunjukkan performa ROM(MLAB) adalah 667 MHz untuk perangkat -E3V sementara ini dilaporkan sebagai "400 MHz" di Intel® Quartus® perangkat lunak Prime Edisi Pro versi 19.4 dan eariler.

    Resolusi

    Lihat lembar data Intel® Stratix® 10 Perangkat untuk spesifikasi yang benar.

    Masalah ini telah diperbaiki berawal dari Intel® Quartus® perangkat lunak Prime Edisi Pro versi 20.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.