ID Artikel: 000080372 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 05/05/2021

Mengapa saya mendapatkan peringatan tentang perutean khusus saat menggunakan PLL pada Intel® MAX® 10 FPGA?

Lingkungan

  • Intel® Quartus® Prime Edisi Standard
  • PLL Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Peringatan berikut diamati jika keluaran C0 dari blok PLL tidak secara langsung terhubung ke pin keluaran PLL khusus.

    Peringatan (15064): PLL "pll:pll50Mhz_int0|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port mengumpan pin keluaran melalui perutean non-khusus -- performa gangguan bergantung pada laju switching elemen desain lainnya. Gunakan output clock khusus PLL untuk memastikan performa gangguan.

    Intel® MAX® 10 FPGA memiliki pin output PLL khusus, yang dapat terhubung langsung ke keluaran C0 blok PLL. Koneksi ini memastikan performa gangguan tidak terpengaruh karena tidak melalui GCLK dan tidak terpengaruh oleh bagian desain lainnya.

     

    Resolusi

    Untuk mengatasi peringatan ini, hubungkan keluaran C0 dari blok PLL langsung ke pin output PLL khusus. Atau, Anda dapat mengabaikan peringatan jika pengurangan dalam performa gangguan tidak menjadi masalah.

     

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 10 FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.