ID Artikel: 000080373 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 06/11/2019

Mengapa Antarmuka Intel® Stratix® 10 Avalon® -MM untuk IP PCIe* dengan DMA internal mengirimkan status "Selesai" penggerak baca sebelum menyelesaikan transfer data?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Avalon-MM Intel® Stratix® 10 Hard IP untuk PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Masalah ini disebabkan oleh kondisi balapan datapath. Pembaruan status "Selesai" penggerak baca DMA dan data penyelesaian dibagi secara internal menjadi dua (2) jalur/buffer yang berbeda. Data membutuhkan jalur yang lebih panjang ke slave Avalon® -MM dibandingkan dengan pembaruan status.

    Resolusi

    Kondisi lomba datapath ini mudah diamati dalam simulasi. Namun, status penggerak baca "Selesai" yang dilaporkan beberapa siklus clock lebih awal dari penyelesaian transfer data tidak akan menjadi masalah dalam sistem perangkat keras nyata karena latensi.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.