Dalam Perangkat Lunak Intel® Quartus® Prime, Anda mungkin melihat pesan galat yang lebih bugar berikut saat mengkompirasi desain yang menargetkan Arria® 10 perangkat
Galat(14566): Fitter tidak dapat menempatkan 1 komponen perifer karena konflik dengan batasan yang ada (1 pin). Perbaiki kesalahan yang dijelaskan dalam submessage, kemudian jalankan kembali Fitter. Database Pengetahuan Intel FPGA juga dapat berisi artikel berisi informasi tentang cara mengatasi kegagalan penempatan perifer ini. Tinjau kesalahan kemudian kunjungi Database Pengetahuan di https://www.altera.com/support/support-resources/knowledge-base/search.html dan cari nomor pesan galat khusus ini.
Galat(175020): Fitter tidak dapat menempatkan pin logika di wilayah (x, y) ke (x, y), di mana ia dibatasi, karena tidak ada lokasi yang valid di wilayah untuk logika jenis ini.
Info(14596): Informasi tentang komponen yang gagal:
Info(175028): Nama pin: nama <pin>
Galat (16234): Tidak ada lokasi hukum yang dapat ditemukan dari 1 lokasi yang dipertimbangkan. Alasan mengapa setiap lokasi tidak dapat digunakan diringkas di bawah ini:
Galat(175005): Tidak dapat menemukan lokasi dengan: OCT_CAL_BLOCK_ID dari [n] (1 lokasi terdampak)
Info(175029): nomor <Pin>
Info(175015): Nama <pin pad I/O> dibatasi pada nomor lokasi <Pin> karena: Batasan Lokasi Pengguna (nomor <Pin>)
Info(14709): Pad I/O yang dibatasi terkandung dalam pin ini
Hal ini dapat terjadi jika pin berada di Bank I/O 3V. Bank I/O 3V hanya mendukung OCT tanpa kalibrasi.
Untuk detail tentang bank mana 3V I/O dan yang merupakan LVDS, lihat Intel® Arria® 10 Core Fabric dan General Purpose I/Os Handbook, bagian 5.4.1
Untuk menghindari galat ini, pindahkan pin ke Bank LVDS atau gunakan OCT tanpa kalibrasi.
Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Prime Pro/Edisi Standar versi 18.1.