ID Artikel: 000080432 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 10/09/2019

Mengapa pemrograman bit register csr_sysref_singledet menjadi '1' ketika Intel® FPGA IP JESD204B berada dalam fase ILAS membawa IP kembali ke status CGS?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Intel® Quartus® Prime Edisi Standard
    JESD204B Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah yang diketahui di Perangkat Lunak Intel® Quartus® Prime Edisi Standar dan Pro, pemrograman bit register csr_sysref_singledet menjadi '1' ketika Intel FPGA IP JESD204B berada dalam fase ILAS akan membawa IP kembali ke status CGS. Hal ini memengaruhi Intel Agilex®, Intel Stratix® 10, Intel Arria® 10, dan Intel Cyclone® 10 GX. Untuk mengatasi masalah ini, hindari pemrograman bit register csr_sysref_singledet ketika Intel FPGA IP JESD204B sedang dalam fase ILAS.

Resolusi

Untuk mengatasi masalah ini, hindari pemrograman bit register csr_sysref_singledet ketika Intel FPGA IP JESD204B sedang dalam fase ILAS. Tidak ada perbaikan yang direncanakan untuk ini.

Produk Terkait

Artikel ini berlaku untuk 4 produk

Intel® Cyclone® 10 GX FPGA
FPGA dan SoC FPGA Intel® Agilex™
Intel® Arria® 10 FPGA dan SoC FPGA
Intel® Stratix® 10 FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.