Mengapa desain VHDL saya gagal dalam perangkat keras ketika saya memiliki 'definisi jangkauan dalam suatu loop?

Karena masalah di Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 20.3, Anda mungkin melihat kegagalan perangkat keras ketika Anda memiliki kode VHDL dalam desain Anda yang menggunakan definisi 'range di dalam loop hasil yang dinyatakan di dalam blok hasil, seperti kode di bawah ini. Jika desain Anda terpengaruh oleh masalah ini, desain Anda kemungkinan akan menyebabkan pesan peringatan sintesis seperti berikut:

Peringatan (16788): Net tidak memiliki driver di .vhd(nomor baris)

gen_example: menghasilkan NUM casing
ketika 8 =>
signal sig: std_logic_vector(1 downto 0);
Mulai
gen_test: untuk i in sig'range
Menghasilkan
and_gate:and01
peta port ( inp => inp, outp => outp);
gen_test hasil akhir;
akhir;
gen_example hasil akhir;

Untuk mengatasi masalah ini, unduh dan instal Patch dari tautan yang sesuai di bawah ini.

• Unduh patch Intel® Quartus® Prime 20.3 Patch 0.02 untuk Windows (.exe)  
• Unduh patch Intel® Quartus® Prime 20.3 Patch 0.02 untuk Linux (.run)
• Unduh Readme untuk Intel® Quartus® Prime 20.3 Patch 0.02 (.txt)

Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 20.4.