ID Artikel: 000080529 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 16/08/2012

tabel pin-out Arria V: Masalah yang Diketahui

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Masalah 63759:Tabel pin out untuk semua perangkat Arria V tanggal Juli 2012 dan sebelumnya

File pin out tidak menunjukkan bahwa DCLK dapat digunakan sebagai I/O pengguna setelah konfigurasi ketika mode konfigurasi adalah mode Aktif.  DCLK dapat digunakan sebagai pin I/O reguler setelah konfigurasi saat mode konfigurasi adalah mode Aktif

Produk Terkait

Artikel ini berlaku untuk 4 produk

Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.