ID Artikel: 000080547 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/03/2013

Tidak Ada Dukungan Perangkat 28nm untuk Contoh Desain Soft-XAUI 10G

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Desain soft-XAUI 10G untuk STRATIX V PCI Express (PCIe) kit pengembangan tidak dapat menyelesaikan proses yang lebih bugar saat penyematan pin pada Port A kartu mezzanine berkecepatan tinggi (HSMC) menggunakan saluran transiver 0, 2, 3, dan 4.

Desain perangkat keras 10G XAUI tidak dapat diuji untuk Stratix Kit pengembangan V SI karena desain tidak dapat dihadirkan penguji eksternal.

Desain 10G XAUI tidak dapat memenuhi analisis waktu untuk kit pengembangan PCIe V Cyclone dalam perangkat lunak Quartus.

Masalah ini memengaruhi desain 10G Ethernet 12.1 di Cyclone Perangkat V dan Stratix V 28nm.

Resolusi

Tidak ada solusi untuk masalah ini.

Masalah ini akan diperbaiki dalam rilis ACDS mendatang.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Cyclone® V FPGA dan SoC FPGA
Stratix® V FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.