ID Artikel: 000080655 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 16/10/2018

Mengapa atribut ramstyle saya disertakan dalam laporan Penetapan Tingkat Sumber yang Diabaikan?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah dalam Perangkat Lunak Quartus® Prime Pro Edition versi 18.1 dan versi sebelumnya, Anda mungkin melihat atribut ramstyle berkode HDL dilaporkan dalam laporan sintesis, Laporan Pemrosesan > Kompilasi > Penetapan Sumber > Sintesis> Penetapan Tingkat Sumber yang Diabaikan.

Ini terjadi ketika Anda memiliki atribut ramstyle yang ditulis dalam kode Verilog HDL atau VHDL untuk desain Anda seperti di bawah ini.

Verilog: (* ramstyle = "M20K" *) reg [<msb>:<lsb>] <variable_name>[<msb>:<lsb>];

VHDL: atribut ramstyle : string;

atribut ramstyle dari <objek> : <object_class> adalah <string_value>;

Resolusi

Aman untuk Abaikan laporan untuk "Neglect Source Level Assignments" untuk "ramstyle". RAM akan tetap diterapkan dengan benar di Fitter. Hal ini ditunjukkan dalam laporan fitter di bawah laporan Fitter -> Place Stage -> RAM Summary.

Masalah ini diperbaiki mulai dari Perangkat Lunak Quartus® Prime Pro Edition versi 21.1.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.