Dalam kasus yang jarang terjadi, Intel® Stratix® 10 inti IP Ethernet 25G mungkin masih menerima paket keliru acak saat beroperasi dalam kondisi terbuka, yaitu tidak ada serat atau modul QSFP28 yang terhubung.
Solusi untuk masalah ini adalah mengedit parameter SYNOPT_STRICT_SOP pada berkas pembungkus IP tingkat atas ke 1.
Solusi ini hanya tersedia untuk desain dengan fitur Preamble Pass-Through yang dinonaktifkan.
Temukan berkas pembungkus varian IP Ethernet 25G di /synth/.v.
Pada instantiasi versi Ethernet IP 25G tertentu, ubah pengaturan parameter SYNOPT_STRICT_SOP dari (0) menjadi (1).
Jangan regenerasi inti IP Ethernet 25G. Kompilasi desain Anda.
Contoh berkas varian IP desain di /synth/ex_25g.v:
ex_25g_alt_e25s10_191_dyjat6a #(
. SYNOPT_READY_LATENCY (0),
. SYNOPT_CORE_VAR (0),
. SYNOPT_KHZ_REF_EN (0),
. SYNOPT_RSFEC (0),
. SYNOPT_DIV40 (1),
. SYNOPT_LINK_FAULT (0),
. SYNOPT_STRICT_SOP (1),
. SYNOPT_PREAMBLE_PASS (0),
Harap diperhatikan bahwa Anda dapat mengamati data sampah pada bus l1_rx_data 64 bit. l1_rx_valid harus digunakan sebagai indikator untuk menerima atau mengabaikan data.
Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Intel® Quartus® Prime Edisi Pro di masa mendatang.