ID Artikel: 000080705 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 05/05/2015

Bagaimana seharusnya konduit daya pada Pengkompiler IP untuk PCI Express digunakan?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Saluran baru telah diperkenalkan dalam versi 12.1 dari kompilator IP untuk PCI Express® di Qsys yang disebut powerdown.  Saluran ini berisi sinyal gxb_powerdown dan pll_powerdown.

    Sinyal ini sebelumnya terkandung dalam saluran pipe_ext (lihat solusi terkait).  Anda harus mengekspor antarmuka ini dan menghubungkan sinyal ini sebagai berikut:

    1. Ikat gxb_powerdown sinyal ke nol untuk mengaktifkan proses pembatalan offset transceiver RX.
    2. pll_powerdown Drive sinyal dengan inversi sinyal pcie_rstnaktif-rendah .

    Produk Terkait

    Artikel ini berlaku untuk 5 produk

    Cyclone® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.