ID Artikel: 000080756 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 02/09/2012

Apa yang berbeda antara ODT Dinamis dan Dynamic OCT saat menggunakan SDRAM DDR3 dengan Stratix III atau Stratix IV FPGAs?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Dynamic On Die Termination (ODT)

Dynamic ODT adalah fitur baru pada memori SDRAM DDR3 dan tidak tersedia dalam memori SDRAM DDR2.

Dynamic ODT menyediakan sistem dengan fleksibilitas yang ditingkatkan untuk mengoptimalkan nilai pemberhentian untuk kondisi pemuatan yang berbeda, misalnya desain Multi Rank

Untuk sinyal optimal, sistem slot ganda pada umumnya akan memiliki modul yang dihentikan hingga nilai impedansi rendah (30. atau 40.) ketika dalam kondisi diam.

Ketika modul diakses selama operasi penulisan, impedansi pemberhentian yang lebih besar diinginkan, misalnya, 60. atau 120..

ODT dinamis memungkinkan DRAM untuk beralih antara impedansi pemberhentian tinggi atau rendah tanpa mengeluarkan perintah set register mode.

Pemberhentian Pada Chip Dinamis (OCT)

Dynamic On-Chip Termination (OCT) adalah fitur pada perangkat FPGA Stratix® III dan Stratix IV.

Dynamic OCT memberikan pengakhiran chip ke pin antarmuka SDRAM DDR3 di sisi FPGA menghilangkan kebutuhan pemberhentian on board sehingga menghemat ruang board.

Satu kontrol OCT dinamis tersedia per grup DQ/DQS. Stratix III dan Stratix perangkat IV mendukung pengalihan pemberhentian dinamis antara pemberhentian seri dan paralel untuk I/O dwiarah di semua bank I/O.

·         Pemberhentian paralel dinamis
- Hanya diaktifkan ketika I/O dwiarah bertindak sebagai penerima dan
- Dinonaktifkan ketika bertindak sebagai driver.

·         Pemberhentian seri dinamis
- Hanya diaktifkan ketika I/O dwiarah bertindak sebagai driver dan
- Dinonaktifkan ketika bertindak sebagai penerima.

Fitur ini berguna untuk mengakhiri jalur dua arah performa tinggi karena integritas sinyal dioptimalkan tergantung pada arah data.

Menggunakan OCT dinamis membantu menghemat daya karena pengakhiran perangkat bersifat internal alih-alih eksternal. Selain itu, pemberhentian hanya aktif selama operasi input, sehingga daya statis lebih kecil.

 

Produk Terkait

Artikel ini berlaku untuk 3 produk

Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.