ID Artikel: 000080827 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/01/2019

Mengapa Avalon®-MM Intel® Stratix® 10 Hard IP untuk PCI* Express IP contoh desain yang dihasilkan secara dinamis waktu gagal pada Intel® Stratix® 10 perangkat ES1 dan ES2?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Avalon-MM Intel® Stratix® 10 Hard IP untuk PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah dengan Intel® Quartus® Prime Pro Ediiton Software versi 18.0 dan 18.1, Avalon®-MM Intel® Stratix® 10 Hard IP untuk PCI Express IP contoh desain yang dihasilkan dinamis gagal analisis waktu statis.

    Resolusi

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 18.1.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.