ID Artikel: 000080832 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 19/06/2019

Mengapa Intel® Arria® 10 Hard IP untuk sinyal PCI* Express tx_out transisi berkala ke impedansi tinggi dalam simulasi di LTSSM = Status Kecepatan Pemulihan?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • Intel® Arria® 10 Cyclone® 10 Hard IP untuk PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Ketika LTSSM berada dalam status Kecepatan Pemulihan, Intel® Arria® 10 Hard IP untuk PCI* Express akan mengirimkan Electrical Idle Ordered Set (EIOS) sebelum bertransisi ke idle listrik. Perilaku ini diwakili dalam simulasi dengan tx_out sinyal secara periodik bertransisi ke impedansi tinggi.  Oleh karena itu, jika Bus Functionality Model (BFM) pihak ketiga yang digunakan untuk simulasi menginterpretasikan impedansi tinggi sebagai simbol yang tidak diketahui, hal ini akan menyebabkan urutan bit rusak dan transisi LTSSM antara Status Kecepatan Pemulihan dan Penguncian Pemulihan.

    Resolusi

    Simulasi menggunakan Intel® BFM dan Avery* BFM tidak terpengaruh oleh perilaku ini.

    Jika menggunakan BFM pihak ketiga untuk simulasi, pastikan transisi tx_out ke impedansi tinggi tidak diinterpretasikan sebagai simbol yang tidak diketahui.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.