ID Artikel: 000080859 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/07/2019

Kesalahan Simulasi Riviera* dari Antarmuka Memori Intel® Stratix® 10 FPGA Avalon® yang Dipetakan untuk Solusi PCI Express*

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Avalon-ST Intel® Stratix® 10 Hard IP for PCI Express*
  • Avalon-MM Intel® Stratix® 10 Hard IP+ untuk PCI Express*
  • Avalon-MM Intel® Stratix® 10 Hard IP untuk PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena ada masalah dengan alat simulasi ALDEC* Riviera*, kesalahan berikut atau yang serupa akan terlihat saat mensimulasikan Antarmuka Memori yang Dipetakan Intel® Stratix® 10 FPGA Avalon® untuk IP PCI Express*.

    SLPENFORCE: Kesalahan Fatal: AdvancedDcslOptimization.cpp (572): Kesalahan fatal internal

    Resolusi

    Tidak ada solusi yang tersedia saat menggunakan alat simulasi ALDEC* Riviera*. Masalah ini tidak terlihat dengan simulator lain yang didukung.

    Masalah ini telah dilaporkan ke ALDEC*. Perbaikan dijadwalkan untuk rilis alat simulasi ALDEC* Riviera* di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 5 produk

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 FPGA dan SoC FPGA
    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.