ID Artikel: 000080871 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 13/12/2019

Mengapa antarmuka DMA Intel® Arria® 10/Cyclone® 10 Hard IP untuk PCI Express* dengan antarmuka DMA Avalon® Memory Mapped (Avalon-MM) menghasilkan desain contoh menghadapi kesalahan fatal dalam simulasi?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® Quartus® Prime Edisi Standard
  • Intel® Arria® 10 Cyclone® 10 Hard IP untuk PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dengan perangkat lunak Intel® Quartus® Prime versi 19.3 dan sebelumnya, Anda mungkin mengalami masalah di atas saat menyimulasikan contoh desain yang dihasilkan dari Intel® Arria® 10/Cyclone® 10 Hard IP untuk PCI Express* dengan antarmuka DMA Memori Avalon® Dipetakan (Avalon-MM) dan mode Gen2 dalam Modelsim* Intel® FPGA Starter Edition.

    Resolusi

    Masalah ini telah diperbaiki berawal dari Intel® Quartus® perangkat lunak Prime Edisi Pro versi 19.4.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.