ID Artikel: 000080977 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 27/08/2013

Galat: Parameter PLL Saluran 'output_clock_frequency' diatur ke nilai ilegal dari '<channel pll="" output="" frequency=""> MHz' dan parameter PMA Direct diatur ke 'false'.</channel>

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin mengalami galat fitter Quartus® II di atas jika Anda menggunakan Cyclone® V Custom PHY dengan tingkat kecepatan transiver -6 dan tingkat kecepatan inti -7 dalam perangkat lunak Quartus® II versi 13.0. Hal ini disebabkan oleh tingkat kecepatan transiver yang salah dipetakan.

    Resolusi

    Untuk mengatasi masalah ini, Anda harus meningkatkan ke perangkat lunak Quartus® II versi 13.0sp1.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V ST SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.