ID Artikel: 000080995 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Mengapa saya mendapatkan pelanggaran waktu saat menggunakan Megafungsi altlvds_tx?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Saat menggunakan fungsi pemancar altlvd (altlvds_tx), Anda mungkin mendapatkan pelanggaran pengaturan waktu saat menggunakan tx_inclock untuk mendaftarkan data yang memakan blok SERDES.  Megafungsi altlvds_tx memberi Anda pilihan untuk mendaftarkan data tx_in baik dengan tx_inclock atau tx_coreclock.  Mulai dari Quartus® II versi 5.1, pengaturan bawaan tx_coreclock.  Menggunakan tx_coreclock untuk mendaftarkan data sebelum memakan SERDES adalah pilihan yang lebih baik karena akan memiliki posisi fase optimal untuk mendaftarkan data terkait clock kecepatan tinggi yang mendorong SERDES.

Pelanggaran pengaturan waktu Anda harus dihilangkan saat menggunakan tx_coreclock alih-alih tx_inclock untuk mendaftarkan data dalam fungsi altlvds_tx.  Selain itu, Anda harus melihat margin waktu yang lebih baik saat menggunakan tx_coreclock alih-alih tx_inclock bahkan jika Anda tidak memiliki pelanggaran waktu.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® II FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.