Masalah Kritis
Deskripsi
Dokumentasi untuk SoC HPS v.12.1 menguraikan sinyal untuk fitur boot dari FPGA. Sinyal ini tidak dapat diakses untuk logika dalam bagian FPGA SoC.
Resolusi
Perbarui ke v14.0 atau yang lebih baru dari dokumen berikut:
- Volume Buku Panduan Perangkat V Cyclone 3: Manual Referensi Teknis Sistem Prosesor Keras (FPGA Manajer dan Instantiating bab Komponen HPS)
- Buku Panduan Perangkat V Arria Volume 3: Prosesor Keras Manual Referensi Teknis Sistem (manajer FPGA dan Instantiating bab Komponen HPS)
- Peta Alamat HPS Cyclone V SoC dan Definisi Daftar
- Peta Alamat HPS Arria V SoC dan Definisi Daftar
Dokumen-dokumen ini berisi deskripsi yang dikoreksi dari sinyal f2h_boot_from_fpga_on_failure dan f2h_boot_from_fpga_ready , menunjukkan bahwa sinyal selalu ditarik tinggi.