Stratix® II GX Device Handbook: Masalah yang Diketahui

132933 Masalah: Volume 2, Bab 13. Mengonfigurasi Perangkat Stratix II dan Stratix II GX, Versi 4.5

Tabel 13-22. Pin Konfigurasi Khusus pada Perangkat Stratix II dan Stratix II GX. Tabel ini secara salah menyatakan "Saat menggunakan perangkat EPC2, hanya resistor pull-up eksternal 10 k. yang harus digunakan." dalam deskripsi untuk nSTATUS dan CONF_DONE. Ini untuk EPC1, bukan untuk EPC2. Tabel harus mengatakan "Saat menggunakan perangkat EPC1, hanya resistor pull-up eksternal 10 k. yang harus digunakan." dalam deskripsi untuk nSTATUS dan CONF_DONE.

Panduan Penggunaan DPA menunjukkan setiap PLL cepat dapat mendorong hingga 25 baris berdampingan dalam mode DPA dalam satu bank (tidak termasuk baris clock referensi). Pembatasan ini ditujukan untuk memastikan hambatan minimum antara dua saluran. Dimulai pada perangkat lunak Quartus® II versi 8.0, pembatasan ini telah dihapus. Untuk memperhitungkan gangguan di antara dua saluran apa pun (yang juga dapat diakibatkan dari gangguan tingkat board), gunakan realignment data penerima untuk memastikan keselarasan di beberapa saluran.

10003861 Masalah, Volume 1, Bab 4 "DC & Karakteristik Switching" Versi 4.5

Tabel 4-1 menunjukkan tegangan DC maksimum mutlak (Vi) adalah 4,6 V.  Ini harus berupa 4,0 V.  Selama transisi AC, tegangan dapat lebih dari 4,0V untuk siklus tugas seperti yang ditunjukkan dalam Tabel 4-2.

Masalah yang telah diatasi:

10001685 Masalah, Volume 1, Bab 4 "DC dan Karakteristik Switching" Versi 4.5

Spesifikasi Rd (differential on chip termination) dalam tabel 4-50 menunjukkan kondisi VCCIO sebagai 3.3V yang salah.  Tegangan VCCIO yang benar untuk spesifikasi toleransi Rd adalah 2,5 V.