Jumlah DisplayPort Sink General Register Bit Corrupted untuk RX Maximum Lane Kurang dari 4

Alamat register umum displayPort sink 0x0001 (DPRX_RX_STATUS) rusak saat Anda mengonfigurasi jumlah jalur maksimum RX (RX_MAX_LANE_COUNT) ke 2 atau 1.

DPRX_RX_STATUS Definisi:

• Bit16: SYNC_LOSS
• Bit7: SYM_LOCK Lane3
• Bit6: SYM_LOCK Lane2
• Bit5: SYM_LOCK Lane1
• Bit4: SYM_LOCK Lane0
• Bit3: CR_DONE Lane3
• Bit2: CR_DONE Lane2
• Bit1: CR_DONE Lane1
• Bit0: CR_DONE Lane0

Namun, ketika Anda mengonfigurasi jumlah jalur maksimum RX hingga 2 atau 1, bit register definisi digeser.

Masalah ini menyebabkan inti RX gagal melatih tautan dalam mode AUX_GPU karena API perangkat lunak gagal mendeteksi SYM_LOCK karena pergeseran bit.

Untuk mengatasi masalah ini, atur API perangkat lunak untuk mendeteksi shift DPRX_RX_STATUS Definisi:

Jika RX_MAX_LANE_COUNT = 4 (ikuti definisi standar)

• Bit16: SYNC_LOSS
• Bit7: SYM_LOCK Lane3
• Bit6: SYM_LOCK Lane2
• Bit5: SYM_LOCK Lane1
• Bit4: SYM_LOCK Lane0
• Bit3: CR_DONE Lane3
• Bit2: CR_DONE Lane2
• Bit1: CR_DONE Lane1
• Bit0: CR_DONE Lane0

Jika RX_MAX_LANE_COUNT = 2

• Bit12: SYNC_LOSS
• Bit3: SYM_LOCK Lane1
• Bit2: SYM_LOCK Lane0
• Bit1: CR_DONE Lane1
• Bit0: CR_DONE Lane0

Jika RX_MAX_LANE_COUNT = 1

• Bit10: SYNC_LOSS
• Bit1: SYM_LOCK Lane0
• Bit0: CR_DONE Lane0

Masalah ini diperbaiki di versi 16.0 Pembaruan 1 inti IP DisplayPort.