ID Artikel: 000081092 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 04/08/2014

Galat: Latensi penulisan minimum yang didukung adalah 9 siklus pada kecepatan Kuartal untuk hard controller.

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Dalam perangkat lunak Quartus® II versi 13.1 Arria® edisi 10, Anda mungkin melihat galat ini saat memilih Latensi Penulisan CAS kurang dari 9 siklus dalam Mode Register 2 di Arria 10 DDR3 IP GUI.

    Ada batasan pada perangkat ES yang mengharuskan Latensi Penulisan CAS diatur ke 9 siklus atau lebih tinggi.

    Resolusi

    Untuk menghindari galat ini, atur Latensi Tulis CAS ke setidaknya 9 siklus atau ubah Latensi CAS Tambahan ke CL-1.

     

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.