ID Artikel: 000081108 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 31/12/2013

Mengapa saya melihat pelanggaran waktu saat menggunakan PCS lunak Arria V 10GBaseR PHY?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • Jam
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam perangkat lunak Quartus® II versi 13.0 Anda mungkin melihat pengaturan atau menahan pelanggaran waktu di logika PCS lunak saat menggunakan perangkat V Arria® 10GBaseR PHY. Hal ini disebabkan oleh promosi clock PMA ke Jaringan Clock Global yang memperkenalkan clock skew.

    Resolusi

    Untuk memperbaiki pelanggaran waktu, Anda dapat menambahkan penetapan QSF berikut ke desain Anda.

    • set_instance_assignment -name GLOBAL_SIGNAL "PERIPHERY CLOCK" -to *altera_xcvr_10gbaser*av_rx_pma|clkdivrx
    • set_instance_assignment -name GLOBAL_SIGNAL "PERIPHERY CLOCK" -to *altera_xcvr_10gbaser*av_tx_pma|clkdivtx

    Masalah ini akan diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Arria® V FPGA dan SoC FPGA
    Arria® V GT FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.