ID Artikel: 000081167 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 16/10/2012

Nilai apa yang harus saya gunakan untuk 8 bit terakhir dari bitstream Rekonfigurasi Parsial (PR) ketika data konfigurasi terdiri dari jumlah byte ganjil?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

PR menggunakan skema konfigurasi Fast Passive Parallel (FPP) x16.

Jika data konfigurasi PR Anda terdiri dari jumlah byte ganjil, maka Anda perlu menentukan 8 bit tersisa untuk menyusun kata 16 bit akhir.

Kontroler konfigurasi akan berhenti memproses data setelah 8 bit akhir dari data konfigurasi aktual dibaca masuk, oleh karena itu nilai apa pun dapat digunakan untuk 8 bit tersisa.

Nilai yang umum digunakan adalah 0xFF.

Produk Terkait

Artikel ini berlaku untuk 4 produk

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.