ID Artikel: 000081217 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/12/2015

Ip Keras untuk Panduan Pengguna PCI Express Menunjukkan Nilai yang Salah untuk Pendeteksi Penerima Kapasitor

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Bab Debugging dari versi 12.01 dari Stratix V Hard IP untuk Panduan Pengguna PCI Express, Arria V Hard IP untuk PCI Express Panduan Pengguna , dan Cyclone V Hard IP untuk Pengguna PCI Express Panduan menyatakan bahwa sirkuit deteksi penerima harus memiliki 100 uF kapasitor pada pin TX. Nilai yang benar untuk kapasitor TX adalah 0,1 uF.

    Resolusi

    Masalah ini diperbaiki pada desember 2012 veresions dari Stratix V Ip Keras untuk Panduan Pengguna PCI Express, Arria V Hard IP untuk PCI Panduan Pengguna Express , dan Cyclone V Hard IP untuk PCI Express Panduan Pengguna

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® V FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.