ID Artikel: 000081250 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 18/11/2014

Mengapa opsi Tampilkan PIN Antarmuka Keras PCIe di perencana pin untuk varian perangkat Cyclone V GX (5CGXFC5C6U19A7) menyoroti PIN R16 (nPERST0) untuk PCIe Hard IP yang terletak di bank transiver bawah?

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah dalam perangkat lunak Quartus® II versi 13.1 pembaruan 4 dan yang lebih baru "Tampilkan PIN Antarmuka Keras PCIe" untuk Cyclone® V GX (5CGXFC5C6U19A7) salah menunjukkan PIN R16 (nPERSTL0)sebagaimana terkait dengan PCIe® Hard IP yang terletak di bank transiver bawah.

Resolusi

Lokasi pin yang benar untuk Hard IP yang terletak di bank transiver bawah adalah PIN R17 (nPERSTL1)

Masalah ini saat ini dijadwalkan untuk diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang

Produk Terkait

Artikel ini berlaku untuk 1 produk

Cyclone® V GX FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.