Karena masalah pada perangkat lunak Quartus® II versi 9.1 dan yang lebih baru, Anda mungkin melihat galat ini selama tahap Perakit untuk desain yang menargetkan perangkat Arria® II GX. Galat ini terjadi jika desain Anda melanggar aturan dalam Panduan untuk Saluran Diferensial yang Dinonaktifkan DPA di Antarmuka I/O Diferensial Kecepatan Tinggi dan DPA pada bab perangkat Arria II (PDF) di Buku Panduan Perangkat Arria II.
Untuk mengatasi masalah ini, modifikasi penempatan antarmuka LVDS yang didukung DPA Anda untuk mematuhi aturan ini.
Masalah ini dijadwalkan untuk diselesaikan dalam rilis perangkat lunak Quartus II di masa mendatang.