ID Artikel: 000081344 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Mengapa saya mendapatkan dua pilihan chip saat menghasilkan konfigurasi peringkat tunggal DIMM terdaftar UniPHY DDR3?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

DIMM terdaftar berisi register untuk alamat memori, perintah, dan sinyal clock. Register ini harus diprogram dengan kata kontrol selama inisialisasi dan ini terjadi ketika chip pilih 0 dan 1 aktif rendah. Biasanya, ada enam belas akses kata kontrol.

Setelah register diinisialisasi, memori RDIMM kemudian diakses menggunakan chip pilih 0. Chip pilih 1 hanya digunakan selama inisialisasi register.

Untuk mengamati hal ini, disarankan untuk menjalankan simulasi desain contoh konfigurasi DIMM terdaftar DDR3 peringkat tunggal dan melihat bentuk gelombang sinyal.

Resolusi

Produk Terkait

Artikel ini berlaku untuk 3 produk

Stratix® IV GX FPGA
Stratix® V GX FPGA
Stratix® III FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.