ID Artikel: 000081368 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah tegangan VCCPD untuk perangkat Stratix III salah dilaporkan untuk bank I/O 3.3V di perangkat lunak Quartus II?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, untuk perangkat Stratix® III, quartus® II merancang perangkat lunak versi 7.2 SP1 dan sebelumnya secara salah melaporkan tegangan VCCPD dalam file Pin-Out (.pin) sebagai 2,5 V untuk bank I/O apa pun dengan VCCIO diatur ke 3.3V.

Jika VCCIO bank I/O diatur ke 3,3 V, persyaratan VCCPD adalah 3,3 V. Jika VCCIO bank I/O diatur ke 3,0 V, persyaratan VCCPD adalah 3.0 V. Jika VCCIO bank I/O 2,5 V atau lebih rendah, persyaratan VCCPD adalah 2,5 V.

Masalah ini telah diperbaiki dimulai dengan perangkat lunak Quartus II versi 7.2 SP2.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® III FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.