Pengaturan bawaan perangkat keras Cyclone® IV GX FPGA Development Kit diatur ke mode antarmuka SGMII. Marvel 88E111 Ethernet PHY antarmuka perangkat Cyclone IV GX dengan RGMII, sehingga Anda harus menimpa pengaturan antarmuka melalui register MDIO perangkat PHY. Untuk mengaturnya ke mode antarmuka RGMII, ikuti prosedur di bawah ini.
Tulis 0xB ke HWCFG_MODE (Daftar 27, bit[3:0])
Tulis 0x1 ke RGMII Receive Timing Control (Register 20, bit[7])
Tulis 0x1 ke RGMII Transmit Timing Control (Register 20, bit[1])
Tulis 0x1 untuk Mengatur Ulang (Registe 0, bit[15] , Self-clearing bit)