ID Artikel: 000081439 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 11/09/2012

Bagaimana cara mengatur Marvel 88E1111 Ethernet PHY ke mode antarmuka RGMII pada Cyclone Kit Pengembangan FPGA IV GX?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Pengaturan bawaan perangkat keras Cyclone® IV GX FPGA Development Kit diatur ke mode antarmuka SGMII. Marvel 88E111 Ethernet PHY antarmuka perangkat Cyclone IV GX dengan RGMII, sehingga Anda harus menimpa pengaturan antarmuka melalui register MDIO perangkat PHY. Untuk mengaturnya ke mode antarmuka RGMII, ikuti prosedur di bawah ini.

Tulis 0xB ke HWCFG_MODE (Daftar 27, bit[3:0])
Tulis 0x1 ke RGMII Receive Timing Control (Register 20, bit[7])
Tulis 0x1 ke RGMII Transmit Timing Control (Register 20, bit[1])
Tulis 0x1 untuk Mengatur Ulang (Registe 0, bit[15] , Self-clearing bit)

Produk Terkait

Artikel ini berlaku untuk 1 produk

Cyclone® IV GX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.