ID Artikel: 000081513 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 20/02/2014

Kegagalan Bus menggunakan Antarmuka FPGA ke SDRAM

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Saat mencoba mengakses SDRAM melalui SoC FPGA ke SDRAM antarmuka, desain Anda mungkin mengalami kegagalan bus, sehingga dalam salah satu gejala berikut:

    • Antarmuka FPGA ke SDRAM tergantung
    • Antarmuka mentransfer data yang memacu
    Resolusi

    Jika desain Anda menggunakan antarmuka FPGA ke SDRAM, Anda harus unduh dan instal patch perangkat lunak. Jika Anda menggunakan Quartus II v12.1, Anda harus terlebih dahulu meningkatkan ke v13.0.

    Unduh dan instal V/Arria V/Cyclone Stratix terbaru Patch perangkat V dari Basis Pengetahuan Altera, di http://www.altera.com/support/kdb/solutions/rd05172013_891.html.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Cyclone® V FPGA dan SoC FPGA
    Arria® V FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.