ID Artikel: 000081552 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 30/01/2015

Kesalahan dalam ModelSim SE 10.3c dan 10.3d saat menyimulasikan Arria 10 desain perangkat dalam perangkat lunak Quartus II versi 14.1

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Saat menyimulasikan perangkat lunak Quartus II versi 14.1 dalam Mentor Graphics ModelSim SE versi 10.3c atau 10.3d, desain termasuk cascading phase-locked loop (PLLs) dan menargetkan perangkat Arria 10 menyebabkan kesalahan simulasi. PLL hilir tidak mengunci dan menghasilkan frekuensi yang salah.

    Resolusi

    Anda harus menggunakan versi debug (-novopt) saat menguraikan dalam Modelsim.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.