ID Artikel: 000081574 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 25/02/2013

Bagaimana cara mengatur pengaturan pemberhentian ketika saya memerlukan standar HCSL pada pin TRANSCEIVER REFCLK untuk PCI Express Protocol?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Perangkat lunak Quartus® II versi 9.1 salah memungkinkan pemberhentian internal jika Anda menetapkan standar HCSL IO pada pin transceiver REFCLK untuk perangkat Stratix® IV dan Arria® II GX. Anda dapat memilih opsi standar IO ini hanya jika transiver dikonfigurasi dalam mode fungsional PCI Express (PIPE).

    Resolusi

    Untuk mengatasi masalah ini, ikuti langkah-langkah di bawah ini dan gunakan kopel DC dengan pemberhentian eksternal pada pin clock.

    1. Tambahkan tugas berikut ke berkas .qsf proyek Anda
      set_instance_assignment -name INPUT_TERMINATION OFF -to
    2. Kompilasi ulang desain

    Masalah ini telah diperbaiki dimulai dengan perangkat lunak Quartus II versi 9.1 SP1.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    FPGA Arria® II
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Stratix® IV FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.