ID Artikel: 000081628 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/12/2014

Mengapa kalibrasi antarmuka memori eksternal macet setelah pembaruan CvP saat menggunakan pengontrol memori keras UniPHY DDR3, DDR2, atau LPDDR2?

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah pada perangkat lunak Quartus® II, saat mengonfigurasi file SOF melalui metode Konfigurasi melalui Protokol (CvP) dengan desain yang menyertakan pengontrol memori keras UniPHY, Anda mungkin mengamati bahwa kalibrasi gagal setelah pembaruan CvP terjadi. Sinyal status kalibrasi antarmuka memori eksternal local_cal_fail dan local_cal_success tidak pernah ditegaskan.

Masalah ini terjadi karena konten memori RAM M20K/M10K yang digunakan untuk proses kalibrasi rusak setelah pembaruan CvP.

Resolusi

Hubungi Intel® untuk detail solusi.

Produk Terkait

Artikel ini berlaku untuk 11 produk

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.