ID Artikel: 000081642 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/04/2015

Mengapa desain PCIe V Cyclone saya memiliki masalah tautan berselang?

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Perangkat lunak Quartus® II versi 13.0sp1 dan sebelumnya memiliki pengaturan yang salah untuk Receiver Common Mode Voltage (Vcm) dan Receiver Signal Detection Voltage Threshold (Vth) untuk inti Cyclone® V PCI Express® Hard IP.  Hal ini dapat menyebabkan tautan PCIe® tidak menghubungkan kereta atau menghubungkan ke lebar jalur maksimum.

Resolusi

1)     Tambahkan variabel INI berikut ke berkas quartus.ini untuk mengaktifkan pengaturan QSF manual untuk Vcm dan Vth.

ignore_cv_sd_threshold_rule = aktif

ignore_cv_sd_vcm_sel_rule = aktif

2)     Tempatkan berkas quartus.ini di direktori berikut:

/

3)     Atur Vcm ke 0,65V dengan menambahkan penugasan QSF berikut:

XCVR_RX_COMMON_MODE_VOLTAGE VTT_0P65V -nama set_instance_assignment ke

4)     Atur Vth.

         Jika VCCR/VCCT_GXB adalah 1,1V, atur Vth ke 35 mV dengan menambahkan penugasan QSF berikut:

set_instance_assignment -nama XCVR_RX_SD_THRESHOLD 4 hingga

         Jika VCCR/VCCT_GXB adalah 1,2V, atur Vth ke 30mV dengan menambahkan penugasan QSF berikut:

XCVR_RX_SD_THRESHOLD -nama set_instance_assignment 3 hingga

 

Produk Terkait

Artikel ini berlaku untuk 3 produk

Cyclone® V GT FPGA
Cyclone® V FPGA dan SoC FPGA
Cyclone® V GX FPGA

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.