ID Artikel: 000081659 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 06/01/2016

Galat dilaporkan oleh S-function <function> in <user module="">: Tidak ada teks deskriptif untuk pesan 'unCmplxInvalidPortType, parameter: block= ...</user></function>

Lingkungan

  • Quartus® II Subscription Edition
  • DSP Builder for Intel® FPGAs Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam Perangkat Lunak Quartus® II versi 14.0, galat ini akan terjadi ketika LUT memiliki jenis output "Warisan melalui Aturan Internal" tetapi tidak semua elemen vektor internal memerlukan jenis output yang sama.

    Data untuk LUT adalah matriks, dan DSP Builder menguraikan LUT menjadi LUT untuk setiap elemen vektor.

    Dengan dekomposisi LUT, sebagian besar LUT yang terdekomposisi mungkin memiliki jenis output yang sama (misalnya ufix23). Tetapi jika satu atau beberapa elemen mungkin menggunakan jenis output yang berbeda (mungkin ufix22). Jenis data ini disimpulkan dari data dalam LUT, yang mungkin berbeda untuk setiap komponen.

    DSPB kemudian akan mencoba menggabungkan output ini kembali ke vektor, dan gagal menyimpulkan jenisnya, karena tidak semua komponen di vektor memiliki jenis yang sama.

    Resolusi

    Untuk mengatasi masalah ini, coba berikan LUT jenis output tertentu secara eksplisit daripada mengaturnya menjadi "Warisan melalui Aturan Internal".

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Stratix® V GS FPGA
    Stratix® V E FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.