Dalam simulasi Stratix® II GX, pertimbangkan kasus di mana Anda menggunakan beberapa saluran transiver dalam desain Anda yang didorong oleh satu pengontrol rekonfigurasi dinamis tunggal. Selama pertama kalinya ketika Anda melakukan konfigurasi ulang saluran pada saluran transiver, rx_freqlocked dan rx_clkout semua saluran yang terhubung ke kontroler rekonfigurasi akan menjadi nol untuk beberapa siklus clock. Hal ini terjadi karena PLL penerimaan dalam model simulasi memerlukan relock ketika rekonfigurasi ulang saluran diaktifkan. Masalah ini hanya terjadi dalam simulasi selama pertama kali Anda memulai konfigurasi ulang saluran. Untuk mengatasi masalah ini, lakukan urutan penulisan satu kali berikut sebagai bagian dari inisialisasi sistem Anda saat Anda menegaskan sinyal 'gxb_powerdown' atau 'rx_analogreset'.
Sinyal yang dimaksud dalam urutan penulisan di bawah ini sesuai dengan port input dan output dari instantiasi ALT2GXB_RECONFIG dalam desain Anda.
1. Atur sinyal 'reconfig_mode_sel' ke '001. Tulis konten berkas .hex/.mif bawaan untuk dua kenaikan sinyal 'reconfig_address_out'. Artinya, pulsa sinyal 'write_all' untuk 'reconfig_address_out' 0 dan 1 berdasarkan sinyal 'sibuk' dan 'reconfig_address_en'.
2. File .hex/.mif yang dipilih untuk ditulis harus sesuai dengan konfigurasi bawaan di Manajer Plug-in Megawizard® ALT2GXB. Misalnya, jika Anda memiliki dua file .hex/.mif yang sesuai dengan protokol GIGE dan SONET OC48, dan jika Anda telah menetapkan GIGE sebagai konfigurasi bawaan Anda (protokol yang diatur di layar 'Umum' dari Megawizard ALT2GXB), maka tulis dua kata pertama dari file .hex/.mif yang dihasilkan untuk protokol GIGE.
3. Setelah Anda selesai menulis dua kata pertama, tunggu hingga sinyal 'sibuk' menjadi rendah dan tegaskan sinyal 'reset_reconfig_address' untuk menginisialisasi 'reconfig_address_out' menjadi nol.