Mengapa saya mendapatkan galat Klausul Penggunaan VHDL di Quartus II saat mengkompilasi file VHDL yang dihasilkan oleh DSP Builder?

Deskripsi Anda akan mendapatkan galat Klausul Penggunaan VHDL di Quartus II saat mengkompilasi file VHDL yang dihasilkan oleh DSP Builder jika Anda belum menambahkan file pustaka DSP Builder yang sesuai ke proyek Quartus II Anda. File pustaka ini harus sudah ditambahkan ke proyek untuk Anda jika Anda menjalankan Quartus II dari dalam SignalCompiler atau jika Anda menggunakan skrip Quartus II tcl yang dihasilkan oleh DSP Builder. Namun, jika Anda menjalankan kompilasi Quartus II di luar SignalCompiler dan tidak menggunakan skrip tcl Quartus II, Anda harus mengatur file pustaka ini secara manual.

Teks kesalahan akan terlihat mirip dengan:
Galat: Galat Klausul Penggunaan VHDL pada .vhd: pustaka desain tidak berisi blok dspbuilder unit utama
Galat: Nama < konstrukt yang diabaikan> pada .vhd karena galat sebelumnya

Untuk mengkompilasi file VHDL yang dihasilkan DSP Builder di Quartus II, Anda harus memiliki jalur ke file DSPBUILDERPACK.vhd dan DSPBUILDER.vhd yang ditentukan dalam proyek Quartus II Anda. File-file ini terletak di direktori instalasi \altlib.

Untuk menambahkan berkas ini, pilih Tambah/Hapus Berkas di Project... di bawah menu Proyek di Quartus II. Telusuri ke direktori instalasi \altlib direktori dan pilih file DSPBUILDERPACK.vhd dan DSPBUILDER.vhd dan klik OK untuk menambahkan file. Urutan kompilasi file adalah penting. DSPBUILDERPACK.vhd harus dikompilasi sebelum DSPBUILDER.vhd. Setelah Anda menyertakan file, jalankan kembali kompilasi Quartus II Anda.