ID Artikel: 000081888 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 11/12/2013

Galat (175001): Tidak diperlukan jalur untuk merutekan sinyal dari inti PLD ke pin I/O

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin melihat galat ini pada Perangkat Lunak Quartus® II versi 13.0 dan 13.1 saat menggunakan Arria® V atau Cyclone® V SoC. Galat ini terjadi ketika Anda menggunakan pin I/O Sistem Prosesor Keras (HPS) dan instantiate ALTLVDS Intel® FPGA IP dalam desain FPGA.

    Ini bukan kesalahan yang valid; tidak ada ketegasan sumber daya antara pin HPS I/O dan pin I/O FPGA.

    Resolusi

    Unduh patch berikut untuk memperbaiki galat ini pada perangkat lunak Quartus II versi 13.1:

     

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Arria® V ST SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.