Anda mungkin melihat galat ini pada Perangkat Lunak Quartus® II versi 13.0 dan 13.1 saat menggunakan Arria® V atau Cyclone® V SoC. Galat ini terjadi ketika Anda menggunakan pin I/O Sistem Prosesor Keras (HPS) dan instantiate ALTLVDS Intel® FPGA IP dalam desain FPGA.
Ini bukan kesalahan yang valid; tidak ada ketegasan sumber daya antara pin HPS I/O dan pin I/O FPGA.
Unduh patch berikut untuk memperbaiki galat ini pada perangkat lunak Quartus II versi 13.1:
- Patch 0.15 versi 13.1 untuk Windows (.exe)
- Versi 13.1 patch 0.15 untuk Linux (.tar)
- Readme untuk perangkat lunak Quartus II versi 13.1 patch 0.15 (.txt)