ID Artikel: 000081974 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 15/11/2015

Galat: (vsim-3058) Lebar (1) 'scaninb' port Verilog tidak cocok dengan panjang array (8) koneksi VHDL-nya

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin melihat galat ini jika Anda menghasilkan Altera® Multiply Adder di Quartus® II v13.0.

    Resolusi

    Masalah ini telah diperbaiki di perangkat lunak Quartus II versi 14.0 dan yang lebih baru.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® V GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.