ID Artikel: 000082081 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 29/11/2016

40-100 GbE IP Core Mungkin Memberikan Informasi Kesalahan Paritas yang Salah di MAC_HW_ERR Register Bit 5

Lingkungan

    Intel® Quartus® Prime Edisi Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Bidang MAC_HW_ERR register (offset 0x120) di bit 5 harus menunjukkan ada atau tidaknya kesalahan paritas dalam DOE perintah Bagian buffer FIFO. Namun, bit ini mungkin memiliki nilai yang salah.

Resolusi

Masalah ini tidak memiliki solusi. Pastikan Anda tidak mengandalkan nilai dalam bit 5 register MAC_HW_ERR dalam versi 15.0 dan sebelumnya dari inti IP 40-100 GbE.

Masalah ini diperbaiki pada versi 15.1 dari inti IP 40-100 GbE.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.