ID Artikel: 000082098 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 22/11/2018

Mengapa parameter 'Ukuran' untuk BAR0 hingga BAR5 diatur ke 4 secara bawaan di Intel® Arria® 10 atau Intel® Cyclone® Antarmuka 10 GX Avalon® MM untuk PCI Express* versi 18.0?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® Arria® 10 Cyclone® 10 Hard IP untuk PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Antarmuka Intel® Arria® atau Intel® Cyclone® 10 GX Avalon® MM untuk PCI Express* versi 18.0, parameter 'Ukuran' untuk BAR0 ke BAR5 hanya dibaca dan diatur ke 4 secara bawaan.

    Resolusi

    Untuk mengatasi masalah ini, migrasikan desain Anda ke antarmuka Intel® Arria® atau Intel® Cyclone® 10 GX Avalon®-MM untuk PCI Express* versi 18.1.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Intel® Arria® 10 GX FPGA
    Intel® Cyclone® 10 GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.