ID Artikel: 000082098 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 22/11/2018

Mengapa parameter 'Ukuran' untuk BAR0 hingga BAR5 diatur ke 4 secara bawaan di Intel® Arria® 10 atau Intel® Cyclone® Antarmuka 10 GX Avalon® MM untuk PCI Express* versi 18.0?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Intel® Arria® 10 Cyclone® 10 Hard IP untuk PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah pada Antarmuka Intel® Arria® atau Intel® Cyclone® 10 GX Avalon® MM untuk PCI Express* versi 18.0, parameter 'Ukuran' untuk BAR0 ke BAR5 hanya dibaca dan diatur ke 4 secara bawaan.

Resolusi

Untuk mengatasi masalah ini, migrasikan desain Anda ke antarmuka Intel® Arria® atau Intel® Cyclone® 10 GX Avalon®-MM untuk PCI Express* versi 18.1.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Intel® Arria® 10 GX FPGA
Intel® Cyclone® 10 GX FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.