ID Artikel: 000082139 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 11/09/2012

Galat: Port pll_areset sedang diatur ke status DIGUNAKAN yang tidak kompatibel dengan pengaturan saat ini dari DESERIALIZATION_FACTOR(<j>), USE_EXTERNAL_PLL(AKTIF). Status hukum TIDAK DIGUNAKAN</j>

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Galat ini mungkin dihasilkan oleh perangkat lunak Quartus® II versi 10.0 saat membuat megafungsi ALTLVDS_RX menggunakan Manajer Plug-In MegaWizard™. Galat ini terjadi ketika mode Dynamic Phase Alignment (DPA) diaktifkan dan megafungsi menggunakan PLL eksternal untuk desain yang menargetkan Stratix® III, Stratix IV, Arria® GX, Arria II GX, HardCopy® III, dan perangkat HardCopy IV.

Patch tersedia untuk memperbaiki masalah ini untuk perangkat lunak Quartus II versi 10.0. Unduh dan instal Patch 0.32 dari tautan yang sesuai di bawah ini.

Masalah ini telah diperbaiki dimulai dengan perangkat lunak Quartus II versi 10.0 SP1.

Artikel terkait

Produk Terkait

Artikel ini berlaku untuk 9 produk

Perangkat ASIC HardCopy™ III
Perangkat ASIC HardCopy™ IV
Perangkat ASIC HardCopy™ IV GX
Stratix® III FPGA
Stratix® IV E FPGA
Arria® II GX FPGA
Arria® GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.