Mengapa Konfigurasi melalui Protokol (CvP) gagal memulai pembaruan gambar inti pada PCIe Gen1 x1 dalam Cyclone® V atau Arria® V?

Karena masalah pada perangkat lunak Quartus® II versi 13.1 pembaruan 4 dan sebelumnya, CvP mungkin gagal memulai pembaruan gambar inti yang menunjukkan kesalahan waktu habis pada PCI Express® Gen 1 x1 dalam Cyclone® V atau Arria® V.

Masalah mempengaruhi pembaruan gambar inti dalam mode Pembaruan CvP dan mode inisialisasi CvP. Ini tidak memengaruhi konfigurasi gambar inti pertama tepat setelah konfigurasi gambar pinggiran dalam mode inisialisasi CvP. Masalah tidak terjadi pada PCIe Gen 1 x4 atau x8.

Untuk menghindari masalah ini, selesaikan langkah-langkah berikut:

1. Cari instans Reconfiguration Controller bernama alt_xcvr_reconfig dan komentari seluruh reconfig_controller dalam desain Anda.
2. Tambahkan 5 baris yang ditampilkan di Verilog HDL di bawah ini setelah contoh yang dikomentari, alt_xcvr_reconfig:
   
   kawat [69:0] reconfig_to_xcvr_bus = {25\'h0, 1\'b1, 44\'h0};
   menetapkan pcie_reconfig_driver_0_reconfig_mgmt_waitrequest = 1\'b0;
   menetapkan pcie_reconfig_driver_0_reconfig_mgmt_readdata = 32\'h0;
   menetapkan alt_xcvr_reconfig_0_reconfig_busy_reconfig_busy = 1\'b0;
   menetapkan alt_xcvr_reconfig_0_reconfig_to_xcvr_reconfig_to_xcv r = { 2 {reconfig_to_xcvr_bus}};

Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Quartus® II di masa mendatang.