ID Artikel: 000082416 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 17/10/2012

Peringatan: Diabaikan pengaturan penyeimbangan blok DSP yang berkonflik atau pengaturan parameter megafungsi yang dibuat untuk Slice blok DSP dengan node keluaran blok DSP <nodename></nodename>

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada perangkat lunak Quartus® II, Anda mungkin melihat peringatan ini saat menggunakan megafungsi DSP atau inti DSP Builder tertentu Altera® dan penargetan perangkat Stratix® III atau Stratix IV. Fungsi ini selalu menargetkan sirkuit multiplier khusus secara bawaan dan penyeimbangan blok DSP tidak dapat menargetkan ulang fungsi ini ke implementasi logika.

    Untuk mengatasi masalah ini dan menargetkan ulang fungsi untuk menggunakan logika secara manual alih-alih sirkuit multiplier khusus, tambahkan tugas berikut untuk setiap instans yang ingin Andatarget ulang ke File Pengaturan Quartus II proyek Anda (.qsf):

    set_parameter -name dedicated_multiplier_circuitry NO -to
    set_parameter -name dsp_block_balancing "Logic Elements" –to

    Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Quartus II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Stratix® III FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.